Главная » 2009 » Ноябрь » 19 » Процессор, его назначение и структурная схема (2).
19:27
Процессор, его назначение и структурная схема (2).
В качестве примера рассмотрим процессор ЭВМ ЕС-1050. Электронная
вычислительная машина ЕС-1050 является одной из «старших» моделей
Единой системы, представляет собой высокопроизводительную ЭВМ,
предназначенную для решения широкого круга научно-технических,
экономических, специальных задач, и рекомендуется для использования в
крупных вычислительных центрах, в больших системах обработки данных и
многомашинных комплексах. Среднее быстродействие машины составляет 450
тыс. опер/с.
Эта ЭВМ полностью реализует все архитектурные, структурные и конструктивно-технологические концепции ЕС ЭВМ.
Возможность параллельной работы в составе модели большого количества
периферийных устройств обеспечивается наличием каналов с большой
пропускной способностью.
Процессор ЕС-2050 является центральным устройством модели ЭВМ
ЕС-1050, которое выполняет все операции по арифметической и логической
обработке данных, организации обращений к оперативной памяти,
организации обмена данными между оперативной памятью и каналами.
Для увеличения производительности в процессоре используется
многоуровневая обработка команд, при которой одновременно
обрабатывается несколько последовательных команд с совмещением на трех
уровнях. В процессор введены средства, обеспечивающие совместную работу
двух процессоров, объединенных в единый вычислительный комплекс.
Процессор состоит из следующих основных блоков: блока Центрального
управления; арифметическо-логического блока (АЛБ); блока десятичной
арифметики и полей переменной длины (АП); блока управления оперативной
памятью; устройства памяти ключей защиты (ПКЗ); блока контроля и
диагностики (КД); блока прерываний (БП); интегрального таймера (ТМ);
блока внешних сигналов связи (ВС); пульта управления системой (ПУ);
системы питания.
Процессор построен на быстродействующих интегральных микросхемах (элементы на переключателях тока).
В блок центрального управления включены: блок управления (ЦУ); блок
выборки команд (ЦК); блок регистровой памяти (ЦР); блок сумматора
адреса (ЦС); блок выборки данных (ЦД); блок передачи результата (ЦТ).
Блок ЦУ предназначен для приема очередной команды из блока выборки
команд, ее дешифрации и выработки управляющих сигналов для остальных
блоков.
Блок ЦК предназначен для выборки следующего участка программы из
оперативной памяти и подготовки очередной команды из этого участка для
блока ЦУ.
Блок ЦР содержит 16 регистров общего назначения и четыре регистра
для операций с плавающей запятой. Считывание информации с регистровой
памяти производится на выходные информационные регистры, причем
одновременно можно считывать с двух регистров общего назначения или с
одного регистра для операций с плавающей запятой, а также осуществлять
запись в этом регистре.
Блок ЦС предназначен для формирования физического адреса при
обращении к основной памяти и состоит из входного полусумматора,
основного сумматора, схемы управления и схемы контроля.
Блок ЦД служит для выборки и хранения операндов перед началом их
обработки в АЛБ. В блоке ЦД имеются три восьмибайтовых регистра и
отдельные триггеры сигналов управления коммутатором передачи.
С помощью блока ЦТ производится управление записью результатов,
полученных в блоке АЛБ, в регистровую или оперативную память, а также
выдача информации в каналы.
Арифметическо-логический блок содержит следующие основные блоки:
арифметических регистров (АР); арифметического сумматора (АС);
арифметического контроля (АК); арифметического управления (АУ).
Блок АР предназначен для приема операндов из блока центрального
управления и подготовки их для суммирования. В состав блока АР входят
четыре 64-разрядных регистра и два дополнительных 8-разрядных
регистра.
Для подготовки операндов при выполнении арифметических (сложение,
вычитание, умножение и т. п.) или логических (сдвиг, нормализация и т.
п.) операций передачи между регистрами осуществляются со сдвигом
разрядов влево или вправо прямым или обратным ходом.
Блок АС представляет собой трехходовый сумматор на 64 разряда с полным приведением переносов.
Блок АК осуществляет контроль по четности работы сумматора,
межрегистровых передач и некоторых схем управления. В блок введены
аппаратные средства индикации и осуществления режима «учета»
(диагностический режим).
Блок АУ предназначен для выработки управляющих сигналов и обеспечения синхронной работы арифметических блоков. > Блок арифметических и логических операций охвачен глубоким
аппаратным контролем, позволяющим прямо и косвенно контролировать до 98
% всех основных аппаратных средств.
> Блок десятичной арифметики и полей переменной длины
предназначен для выполнения арифметических операций над десятичными
числами, а также логических операций с данными переменной длины.
Для организации взаимодействия блоков процессора и каналов с
оперативной памятью для экономного использования памяти в процессор
введены средства управления памятью. Все запросы от каналов и
процессора на обмен данными с оперативной памятью фиксируются и
удовлетворяются в порядке установленных приоритетов блоком управления
памятью. Этот блок осуществляет также связь процессора с устройством
памяти ключей защиты. В блоке управления памятью использован синхронный
принцип обмена данными и управляющими сигналами с каналами и блоками
процессора и асинхронный — с устройствами оперативной памяти. Это
позволяет использовать устройства памяти с различными циклами
обращения. В устройствах управления памятью используется метод
двукратного расслоения с чередованием адресов. Возможен режим работы
без чередования адресов, задаваемый с пульта управления.
Функции защиты памяти по записи и чтению выполняет блок памяти
ключей защиты (ПКЗ). Каждому разделу оперативной памяти емкостью 2 К
байт соответствует девятиразрядный ключ памяти, хранящийся в ПКЗ —
специальной сверхбыстродействующей памяти малой емкости. При каждом
обращении к оперативной памяти одновременно производится обращение к
памяти ключей защиты. В зависимости от комплектации модели ЕС-1050 в ее
устройство защиты может входить один или два блока ПКЗ, каждый из
которых обслуживает четыре устройства оперативной памяти емкостью по
256 К байт. > Блок контроля и диагностики (КД) служит для обнаружения и
локализации неисправностей аппаратуры процессора при решении задачи,
для ликвидации последствий сбоев путем программного повторения и
продолжения решения задачи. С этой целью блок КД записывает в
оперативную память состояния процессора в момент сбоя.
> Блок прерываний (БП) предназначен для изменения состояния
процессора при появлении внешних запросов на прерывание, а также
запросов, поступающих из устройств ввода — вывода или возникающих в
самом процессоре.
> Интегральный таймер (ТМ) предназначен для счета текущего времени.
> Блок внешних сигналов связей (ВС) предназначен для выдачи
сигналов прямого управления на специальные внешние устройства или
внешний процессор и приема аналогичных сигналов от внешних устройств и
внешнего процессора, а также для обмена мультисистемными сигналами с
внешним процессором.
> Пульт управления (ПУ) является частью процессора и содержит средства, необходимые для управления работой
ЭВМ ЕС-Ю50, осуществления визуального контроля и проведения профилактических работ.
В систему питания процессора входят унифицированные блоки питания,
блоки управления питанием и блок управления системой питания модели,
размещенные в двух стойках питания.